4.1I BITGEN—DRC警告:“设计规则:331 -块检查:悬空Xuffe输出……”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1I BITGEN—DRC警告:“设计规则:331 -块检查:悬空Xuffe输出……”

描述

关键词:BitGen,Designrules,DRC,块检查

紧迫性:标准

一般描述:
BITGEN发出与以下类似的DRC警告:

警告:设计规则:331块检查:悬空XUSED输出。配置了COMPUCOR/RBSAA/RBSGCRYMAP/BCSDYRQQSRCYSYNC(17),但不使用输出。

解决方案

在大多数情况下,这种警告可以被安全地忽略。可以肯定的是,使用下面的步骤在FPGA编辑器中检查你的设计。警告消息通常是由于一个不寻常的,但有效的切片配置发布的。

检查此警告信息:

1。在FPGA编辑器中打开设计。
2。导航到违规切片。(组件在FPGA编辑器的屏幕右侧的组件列表中按字母顺序列出)。
三。双击警告消息中提到的切片。(例如,在上面的警告中,切片将是UCOR/RBSAA/RBSGCRYMAP/BCSDIIrqSRCYSYNC(17))。

如果满足以下标准,则可以忽略该警告:

1。F5和X的输出都在使用中。
2。在这两个输出上都显示相同的信号名称。

这种配置并不常见,虽然它是完全合法的。XFULL组件是从一个切片驱动.x输出的多路复用器。

如果不符合上述标准,请联系Xilinx技术支持,协助网站开通:
HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM

请登录后发表评论

    没有回复内容