4.1i CPLD XPLA3TSIM负边沿触发产品项时钟故障时序仿真-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i CPLD XPLA3TSIM负边沿触发产品项时钟故障时序仿真

描述

关键词:4.1i,4.2i,CoolRunner II,CPLD,负,边,时钟,仿真

紧迫性:标准

一般描述:
负边沿触发产品项时钟失败时序仿真。(他们仿真,好像他们是积极的边缘触发。)

解决方案

这个问题只出现在产品术语时钟上(而不是全局时钟或通用时钟)。

这个问题固定在最新的4.2i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.2i服务包2。

请登录后发表评论

    没有回复内容