LogICOR SPI4.2(POSS-PHY L4)PL4核心支持动态校准和/或训练模式吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICOR SPI4.2(POSS-PHY L4)PL4核心支持动态校准和/或训练模式吗?

描述

一般描述:

PL4核心支持动态校准和/或训练模式吗?

解决方案

版本3.1和更早的Xilinx PL4核心不支持动态对齐。对于这些版本,只支持静态对齐;因此,您必须非常小心地布置电路板,以确保信号同时到达。必须保持迹线长度一致性。在版本3。x中,Xilinx PL4内核可以发送和接收训练模式;然而,核心不使用训练模式来将数据对齐到时钟。

PL4核心的版本4不支持动态对齐。

PL4核心的版本5和以后支持动态位对齐,时钟将以16位总线的每一位为中心。请参阅最新数据表以获取更多信息:

HTTP://Spop.xILIX.COM/IPCCANT/CabLog/LogiReRe/DOCS/SPI4G22OPTIONTROSPECTSP.PDF

请登录后发表评论

    没有回复内容