X12V8000中的4.1i VIETEXⅡPAR问题路由交织器核心设计-Xilinx-AMD社区-FPGA CPLD-ChipDebug

X12V8000中的4.1i VIETEXⅡPAR问题路由交织器核心设计

描述

关键词:交织器,核心,XC2V8000,路由器,路由,未路由

紧迫性:标准

一般描述:
交织器核心设计难以在XC2V8000部件中进行路由,即使对于小的测试用例也是如此。

困难涉及到在映射过程中涉及RPM约束处理的问题。

解决方案

这个问题固定在最新的4.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新.
包含修复的第一服务包是4.1i服务包1。

在安装Service PACK之后,必须重新设计该设计。

请登录后发表评论

    没有回复内容