4.1i CPLD XPLA3CPLDFIT -“TF”定时参数从XCR3032 XL从1.2变为0.5纳秒-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i CPLD XPLA3CPLDFIT -“TF”定时参数从XCR3032 XL从1.2变为0.5纳秒

描述

关键词:4.1I,3032×L,TF

紧迫性:标准

一般描述:
XCR3032 XL的反馈延迟(TF)从1.2nS降低到了0.5nS。这导致FISS增加了175到200兆赫。

解决方案

这已在最新的4.1i服务包中得到解决,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新.
包含修复的第一服务包是4.1i服务包1。

请登录后发表评论

    没有回复内容