4.1i ViTEX II PAR砂纸崩溃后“开始时钟逻辑布局”。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i ViTEX II PAR砂纸崩溃后“开始时钟逻辑布局”。

描述

关键词:PAR,布局砂矿,时钟,逻辑,布局,崩溃

紧迫:热

一般描述:
砂器在“开始时钟逻辑放置”后崩溃。

解决方案

出现问题是因为LVDS对的SLAV-I/O被锁定,相应的主控器被解锁。

这个问题将被固定在下一个主要软件版本后4.1I。

同时,通过锁定两个I/OS,或者不锁定,来解决这个问题。

请登录后发表评论

    没有回复内容