ViTEXI/VIETEXII PRO-DCI不像我预期的那样工作。如何调试?(XCITE)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViTEXI/VIETEXII PRO-DCI不像我预期的那样工作。如何调试?(XCITE)

描述

与DCI配置的I/OS不按预期工作。如何调试?

解决方案

若要调试安装程序,请尝试以下建议:

软件:

-使用最新的软件版本和Service PACK。最新的软件更新可在:

HTTP://www. xLimx.COM/Sputt/Delpult/Delix.HTM
选择“更新”和“服务包”选项卡。

VRN和VRP:

-确保电阻器连接并放置在正确的Bank上。

– VRN应该连接到VCCO(VCC或VCcAUX)。

– VRP应连接到GND。

-在ES硅上,不使用ALTYVRN/ALTYVRP引脚(BANS 4和5)(参见(赛灵思解答11208)有关使用ALTYVRN/ALTYVRP与VRN/VRP的更多信息。

-将VRN/VRP波形的范围拍摄与下面的示例波形进行比较(如果Bank仅使用这些输出:HSTLIIIdCI、HSTLL33DCI、SSTL2IIIDCI、SSTL3IIIDCI,则这将不存在)。确保波形具有相似的形状。绝对电压水平和时间尺度并不重要。

VRP/VRN scope shoot under normal operation
正常运行下的VRP/VRN范围射击

注:VRP是顶部波形,VRN是底部波形。

配置

VRN和VRP必须在配置期间连接。

在配置期间必须正确设置VCCO。

-设置匹配周期在BitGen选择。默认值是“NavaIT”。如果使用DCI,则应该将该值设置为特定的启动周期(0—6)。

这个匹配周期选项将停止在选定阶段的启动序列,直到DCI匹配信号被断言。如果您希望使用DIN PIN作为DCI已经找到匹配的指示器,则将值设置为DoEnEyLoad设置之前的启动周期(DONEYROCURE默认值为4,因此可以将其设置为3或更早的周期)。

注:

-在IS5.5.1设计工具中,MatCHYLY循环选项的默认设置是“自动”。在这种设置下,如果设计中没有使用DCI,则将自动设置为“NoWait”,或者如果在设计中使用DCI,则将“2”设置为“”。

有关BITGEN选项的信息,请参见:

HTTP://www. xLimx.COM/Sputto/DooptIng/Dex.HTM
1。选择“设计工具”选项卡。

2。点击ISE基础/ ISE WebPACK。

三。选择最新版本。包含所有软件手册的PDF将打开。

4。选择开发系统参考指南。

5。Select BitGen(ISE 10.1中的第16章)

下一步:

如果上述建议不孤立的问题,请打开一个网络案例与Xilinx客户服务:

HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM

当您打开您的WebCask时,请提供以下信息:

1。使用的器件和软件版本。

2。在Bank中使用的I/O标准以及它们是否被用作输入、输出或两者。

三。对这个问题的完整描述。

请登录后发表评论

    没有回复内容