4.1i ECS-在从3.1i到4.1i导入Schematic文件之后,DRC错误报告“网络必须连接到PIN或I/O端口”和“太多的源引脚”。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i ECS-在从3.1i到4.1i导入Schematic文件之后,DRC错误报告“网络必须连接到PIN或I/O端口”和“太多的源引脚”。

描述

关键词:4.1I,ECS,转换,符号

紧迫:热

一般描述:
在我从3.1i导入到4.1i的示意性设计之后,ISE报告以下错误和警告:

错误:Net & L.NET Net & Gt;必须连接到PIN或I/O端口。
警告:Net & lt;Net No.gt;连接到太多的源引脚。将使用有线或连接。

解决方案

当从3.1i导入到4.1i时,该错误发生,用户声明的符号的输入端口的极性没有声明,因此默认输出。

若要消除此错误,请下载以下zip文件:

HTTP://www. xLimx.COM/TxPATCHES/PUB/sWelp/ISE4YUpDeaS/ECSySimuleUpDATE.ZIP

这个zip文件包含两个文件,这些文件将更新项目目录中的ECS符号。它还包含一个Read .txt文件来解释它们的用法。

或者,对于具有相对较少符号的小设计,可以通过以下步骤手动更新每个符号:

1。选择错误消息中命名的网络。
2。跟踪网络到任何子块,并选择子块。
三。右击该块并选择“编辑符号”。
4。在新的符号窗口中,选择符号。
5。右键单击符号并选择“对象属性”。
6。在类别窗口中,展开引脚并选择输入引脚。
7。在符号属性窗口中,您将注意到没有给引脚指定极性。
8。选择所有没有输入极性的输入引脚。
9。单击New,并为属性名输入“极性”和“In”属性值。
10。选择“OK”,保存并更新符号。

对所有子块重复此过程。

请登录后发表评论

    没有回复内容