4.1i核心生成器-单端口块存储器V4G0，当“极限数据间距”选项和“选择原语”使用时，生成的EDF文件不完整。

描述

关键词：核心生成器，COREGen，单，端口，块，内存，EDFF，NGDBug，MAP

紧迫性：标准

一般描述：
我为VIETEX生成单端口块存储器V4Y0；如果选择“极限数据间距”为8，用“选择原语”设置为256×16，则从核心生成器接收不完整的EDF网表。核心生成器显示一条消息，指示“核心已成功生成”。但是，如果我打开由核心生成器生成的EDF网表，我就看不到任何RAMB4或RAMB16组件。

当为VIETEX II生成单端口块存储器V4Y0时，如果将“极限数据间距”设置为16，用“选择原语”设置为512×32，则核心生成器将生成不完整的EDF网表。（除非生成的EDF-网表被仔细检查或检查图裁剪报告，否则问题不明显）。

如果单端口块存储器是设计中唯一的模块，那么MAP将报告类似于以下的错误：

错误：包：198 – NCD没有生产。所有的逻辑都从设计中删除了。
这通常是由于在设计中没有输入或输出焊盘连接而没有标记为“保存”的网络或符号。您可以在设计中添加垫或“保存”属性，或者运行“map -u”来禁用映射器中的逻辑修整。
NCD产生的问题。
完成映射。
详情请参阅映射报告文件“顶部.MRP”。

解决方案

当为ViTeX器件生成单端口块存储器V4Y0时，已经选择了256×16原语，在核心生成期间应禁用“极限数据间距”选项。

当为VIETEX II器件生成单端口块存储器V4Y0时，已经选择了512×32原语，在核心生成期间应禁用“极限数据间距”选项。