SyopSysFielys/VelpEX保形-形式验证在检查PAR后设计失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug

SyopSysFielys/VelpEX保形-形式验证在检查PAR后设计失败

描述

一般描述:

形式验证失败,而检查后PAR设计。

解决方案

当“-DP”选项已在映射中使用时,可能会出现此问题。此选项导致“LUT驱动触发器”的模式映射到未使用的块RAM中。由于形式化验证工具无法将块RAM内的逻辑映射到RTL网表,因此将报告错误。γ

为了解决这个问题,不要在映射中使用“-DP”选项。

请登录后发表评论

    没有回复内容