优化速度？（定时提示）

7年前发布

描述

我的设计不能满足时序要求。是否有任何提示可以帮助我提高我的设计效率？

以下是一些帮助您满足设计时序的提示。这些建议假设您已经使用了最新的Xilinx设计工具和Service PACK。

1。确保在综合工具和实现工具中设置了所有适用的与速度相关的选项。例如，您通常可以指定您喜欢使用较少硅的快速设计。您可以在您的综合工具的帮助文件中搜索并检查NGDBug、MAP和PAR的所有选项。

此外，从命令行运行工具有时会提供对GUI中不可用的实现选项的访问。（例如，在DOS或UNIX提示符下键入“NGDBug”以列出所有可用选项。）

2。严格评估代码并确保代码尽可能紧凑。

三。评估你的约束，确保每一个都是合理的和必要的。你能识别你的设计中的任何错误的路径或多循环路径，这将允许设计的部分被工具更宽松地对待吗？

4。把你的PAR努力水平提高到很高，这样就可以花更多的时间在优化算法上。

5。如果您在会议时间要求的5-10%之内，尝试多通PAR（MPPR）。

6。如果你在1%以内，尝试重新进入路由。

7。如果你仍然不能满足时间，你应该考虑：

-一个更强大的综合工具

-更快的部分（更高的速度等级）

-更大的部分（例如，从XCV600 E移动到XCV812E，然后调整流水线和并行性的量）

有关时序限制的更多细节，请参见时序限制用户指南：HTTP://www. xLimx.COM/Sputto/DooptIs/SWIMANALS/XILIX12121/UG612PDF

评分

欢迎为Ta评分