FPGAExpress-“警告：在设计中推断出的锁存器”用“HDLIN检查NosiLATCH”读取。

描述

关键词：SimopSyS，FPGAExpress，HDL，综合，预警

紧迫性：标准

一般描述：
当我用FPGA Express综合HDL编码设计时，报告了以下警告（HDL307）：

“HDL307：警告：在设计中推断出的锁存器”用“HDLIN检查NosiLATCH”读取。

我如何避免这种警告？

解决方案

如果在代码中有一个case语句或“I/OR”，并且如果没有覆盖所有可能的条件和状态，那么就会推断出一个锁存器。这导致警告消息。

-对于一个case语句，使用VHDL或“Verilue:Verilog”的“其他”填充所有可能的状态。

-对于“I/OR”，确保每一个“if”都有一个“否则”，这样所有的情况都会被捕获。