4.1i CPLDFIT – XCR3032 XL—5速度表缺陷导致时序仿真保持违规-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i CPLDFIT – XCR3032 XL—5速度表缺陷导致时序仿真保持违规

描述

关键词:4.1I、WebPACK、XPLA3、CoolRunner、XCR3032、XL、5、时序、仿真

紧迫:热

一般描述:
根据XCR3032 XL—5数据表编号,寄存器过渡通过反馈路径传播得如此迅速以致于违反了同一触发器和其他触发器的保持时间。

因此,软件中的时序仿真有时会因有效波形而中断有效时间的设计模式。

解决方案

保持时间规范将从4Ns减少到3.5NS。

这个问题固定在最新的4.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.1i服务包3。

请登录后发表评论

    没有回复内容