4.1iABELXST -ABEL“.PIN”延迟函数没有正确实现-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1iABELXST -ABEL“.PIN”延迟函数没有正确实现

描述

关键词:ABEL,ABELXST

紧迫性:标准

一般描述:
ABEL语言中的“.PIN”扩展可以用来在输出和使用输出的另一个信号之间创建附加的延迟。“.PIN”扩展意味着来自给定输出的PIN反馈的需求。

例如:
OUT2= Out1.PIN

当使用ABELHDL语言和ABELXST(VHDL)或ABELXST(Verilog)综合工具在IIS4.1i中实现CPLD设计时,“.PIN”扩展被优化为功能等价和最快定时。

然而,由于使用ABELXST流,当使用ABEL2BULF流不工作时,所产生的时序差异可能导致现有的设计。

解决方案

目前不可能通过ABELXST流中的ABEL“.PIN”函数来实现延迟函数。

一个临时的工作是在ISE 4.1i软件中启用ABEL2BURF流。这是通过设置以下环境变量来完成的:

XabelBurf=真

请登录后发表评论

    没有回复内容