7同构-包含实例化BuffgMUX的问题

描述

关键词：ViTEX、VIETEX II、VITEX2、BUFG、BUFGP、BUFGCE、BUFGMUX

紧迫性：标准

一般描述：
SypRISIZE 7不识别作为时钟缓冲器的实例化BUFGCE；因此，SypReI化7将推断BUFGP而不是用于PAD的iBFG。

BUFGP是一个宏，它将扩展成一个iBFG+BUFGMUX（配置为BUFG），从而产生两个BufGMUXs。

解决方案

一

VHDL示例：

BuffgMUX实例化使用SyPrime:

库IEEE；
使用IEEE.STDYLogiCy1164.ALL；
使用IEEE.STDYLogLogic SigNeD；

实体BuffgMuxSytIATE是
端口（CKKYPA:在STDYLogic中；
CKKY-Debug GPAD:在STDYLogic中；
正常模式：在STDYLogic中；
A:在StdLogLogic向量（15下降到0）；
在StdLogLogic向量中（15下降到0）；
P:ExtSdLogLogic向量（31下降到0）；

属性xcppAdType：字符串；
CKKYPAD的属性XCpPADE：信号为“iBFG”；
CKLU-DEXGTPAD的属性XCpPADTYPE：信号为“iBFG”；
-这个属性迫使外部时钟垫信号成为iBFG类型。
通过默认化推断默认的BUFGP

结束实体BUFGMUXY实例化；

BuffgMuxSythATIATE的体系结构

信号CLK：STDYLogic；

组分BuffGMUX
端口（O：输出STDYLogic）；
I0:在STDYLogic中；
I1:在STDYLogic中；
在STDYLogic中；
端部元件；

开始
U1：BuffgMUX
端口映射（端口映射）
O＝& gt；
IK=和ClkU-Debug GPad，
I1= & ClkH-Pad，
S＝& Gt；

–其他代码
过程（CLK）
开始
如果上升沿（CLK），那么
p*lt＝a*b；
如果结束；
结束过程；

端部结构；

二

Verilog示例

BuffgMUX实例化使用SyPrime:

模块BUFGMUXY实例化（CKKY-PAD，CKKY-Debug Gad PAD，EngimoType模式，A，B，P）；

输入CKLIPAD/*综合XCY-PADYTYPE =“iBFG”*/；
输入CKLD Debug GPAD/*综合XCYPADYPE =“iBFG”*/；
输入正态模型；
输入A；
输入B；
输出P；

BufgMUX U1（.O（CLK），.I0（CLKY-Debug）PAD，I1（CLKY-PAD），S（正常模式））；

总是@（POSSEDGE CLK）p & lt；= a*b；

终端模块