在使用PAC设计器时,我能模拟或分析模拟信号吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在使用PAC设计器时,我能模拟或分析模拟信号吗?

PAC设计器中的仿真特性是为了帮助实现所执行的逻辑的功能验证。然而,它不模拟或分析任何模拟信号,如VMON输入或TrimDAC输出。在波形编辑器中没有查看任何模拟信号的规定。你可以测量/验证/检查板上的模拟输入或输出电平。

请登录后发表评论

    没有回复内容