描述
当编译包含实例化基元的VHDL设计时,会发生以下警告:
“警告[1 ]:& lt;设计& gt;vHD(α)):对于组件没有默认绑定:“& lt;Prime≫”。(没有发现一个名为“& lt;Prime&Gt”的实体)。
当加载设计时,发生以下警告:
“**警告:组件& lt;名称& gt;不绑定。”
解决方案
当在VHDL文件中实例化原语时,还必须向文件添加以下库语句:
库UNISIM;
使用UNISIM.VCISOTALS;
如果ISE仿真库没有被正确编译或映射,也可能发生此错误。
如果实例化与原语的组件声明不匹配,也可能发生此错误。在这种情况下,错误消息将包括关于哪些引脚丢失的信息。
没有回复内容