描述
关键词:ABEL,XST,综合,项目导航器,实现
紧迫性:标准
一般描述:
我使用ABELXST Verilog(或VHDL)流与顶层示意图;当我双击“实现设计”时,综合过程不会自动运行。
解决方案
为了解决这个问题,在选择“实现”之前,双击“综合”。
这个问题被固定在ISE软件的4.2i版本中。
关键词:ABEL,XST,综合,项目导航器,实现
紧迫性:标准
一般描述:
我使用ABELXST Verilog(或VHDL)流与顶层示意图;当我双击“实现设计”时,综合过程不会自动运行。
为了解决这个问题,在选择“实现”之前,双击“综合”。
这个问题被固定在ISE软件的4.2i版本中。
没有回复内容