4.1ISP2项目导航器-ABELXST流在执行之前不运行综合-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1ISP2项目导航器-ABELXST流在执行之前不运行综合

描述

关键词:ABEL,XST,综合,项目导航器,实现

紧迫性:标准

一般描述:
我使用ABELXST Verilog(或VHDL)流与顶层示意图;当我双击“实现设计”时,综合过程不会自动运行。

解决方案

为了解决这个问题,在选择“实现”之前,双击“综合”。

这个问题被固定在ISE软件的4.2i版本中。

请登录后发表评论

    没有回复内容