4.1i在DCM相移引脚结束的时序分析器/TrCE交叉时钟路径未被分析

描述

一般描述：

当一个端点是DCM的相移PIN（例如pSISDEC）时，用一个时钟开始的路径不受周期约束的分析。这两个时钟是相关的，并且使用一个从：到两个时钟组的约束不起作用。如何约束这些路径？

解决方案

为了解决这个问题，在DCM引脚上使用一个TPSENC在一个O:

网络“CKA”TNMYNET =“CLKA”；

PIN DCMYNAM.pSISDEC TPSYNC =“SycPoT”；

TimExcel“TSXCouthSalc”=从“CLKA”到“SycPoT”20 ns；