4.1i PAR -“警告:布局:2015 -时钟IOB/时钟组件对已经发现,没有放置在一个好的时钟IOB/时钟站点对……”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i PAR -“警告:布局:2015 -时钟IOB/时钟组件对已经发现,没有放置在一个好的时钟IOB/时钟站点对……”

描述

关键词:PAR,布局,2015,时钟,BUFG,IOB

紧迫性:标准

一般描述:
下面的警告发生在PAR期间,但是,我选择的PIN应该是直接连接到引脚FUFGMUX的引脚输出:

“警告:布局:2015 -时钟IOB/时钟组件对已经发现,不放置在一个好的时钟IOB/时钟站点对。时钟组件lt;TOP/ClkMUX & gt;放置在站点BuffGMUX4P上。与此时钟缓冲器站点配对的时钟IO站点是W11。IO组件DVE22CLE被放置在站点V11上。这将不允许使用IO和时钟缓冲器之间的快速路径。你可能想分析为什么这个问题存在并纠正它。这不是一个错误,所以处理将继续下去。”

只有当BUFGMUX被用作MUX时才会发生这种情况。插销不正确吗?使用快速路由吗?我如何避免这种警告?

解决方案

Pin脚应该是正确的。可能发生的是,IOBs连接到不正确的BuffgMUX管脚。特定的BUFGMUX的相关IOB只能使用快速路由来提供全局缓冲器的输入引脚(I0和I1)之一。因此,警告是正确的,因为不能使用快速路由。

要解决这个问题,请尝试交换BuffGMUX的输入引脚。这应该允许正确的IOB使用它的直接路由到缓冲器。

请登录后发表评论

    没有回复内容