VerTEX II Power PowerPC在VerTEX II PRO中的电源管理:是否有可能动态地降低时钟?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VerTEX II Power PowerPC在VerTEX II PRO中的电源管理:是否有可能动态地降低时钟?

描述

一般描述:

PowerPC在PowerPC II Pro中的电源管理:是否可以动态地降低时钟?

解决方案

你不能改变或停止时钟PPC405,而它正在运行-你必须把处理器进入等待状态。当处理器处于等待状态时,您可以做任何您希望的时钟。时钟再次稳定后,可以通过中断或复位内核使处理器退出等待状态。γ

要更改PLB或任何其他同步总线上的时钟,必须确保没有连接到该总线的主机或奴隶具有出色的事务。

请登录后发表评论

    没有回复内容