如何在PAC设计器中设置模拟时间?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何在PAC设计器中设置模拟时间?

为了用格子逻辑模拟器模拟设计,必须首先使用图示窗口和LoGuiBu建器顺序编辑器来输入或编辑设计。其次,应使用波形编辑器创建或编辑刺激文件。要启动波形编辑器,请选择工具>运行波形编辑器。波形编辑器将显示所有的输入信号。接下来,双击输入信号CKKYIN,对话框将弹出,输入所需的时钟持续时间,这将设置时间进行仿真。

请登录后发表评论

    没有回复内容