4.1i ViTEXII PAR砂矿不考虑块状公羊的时钟分析-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i ViTEXII PAR砂矿不考虑块状公羊的时钟分析

描述

关键字:块、RAM、BLKRAM、位置、放置器、放置

紧迫性:标准

一般描述:
发现了块RAM放置的问题——PoSER正在构建不考虑时钟连通性的内部宏。由此产生的宏有可能没有合法的象限放置。

解决方案

这个问题固定在最新的4.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新.
包含修复的第一服务包是4.1i服务包3。

请登录后发表评论

    没有回复内容