4.1ISP3ECS-“错误:HDLPARSIES:3340:……两个源文件……都定义同一个主单元……”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1ISP3ECS-“错误:HDLPARSIES:3340:……两个源文件……都定义同一个主单元……”

描述

关键词:宏,ECS,主,单位,副本

紧迫性:标准

一般描述:
当在示意图设计中在至少两个单独的纸张上使用相同的宏时,报告以下错误消息:

“错误:HDLPARSIES:3340项目文件.lt;ProjutsNo.GNT;名称两个源文件,and lt;

解决方案

此错误消息发生是因为ECS工具集为使用组件的每个示意表中的中间HDL文件定义宏组件。这个问题在2002年3月发布的4.2i软件版本中得到了解决。

工作在1左右:

1。向下推到冒犯的宏,找到较低层次的示意图。
2。复制这个示意图
三。创建一个新的示意图(用不同的文件名)并将其粘贴到其中。
4。重命名总线以反映信号名称的顺序(例如,A(0),A(1)…)
5。为此创建一个示意符号。
6。使用此宏而不是库宏。

工作在2左右:

1。打开文本编辑器中错误消息中提到的相应的Schematic的.vf或.vf文件。
2。删除除一个.vf或.vf文件之外的所有违章宏的实体声明。
三。将编辑为“只读”的.vf或.vf文件,以使其不会重新生成。

(注意:如果你使用这项工作,你应该编辑.VF或.VHF文件的Schematic,这是最不可能需要改变的。)

请登录后发表评论

    没有回复内容