LATTICE FPGA的管脚作为LVDS管脚时,是否只能够使用BANK电压为2.5V?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug
请登录后发表评论