登录后继续评论
登录注册
ChipDebug入站需知
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册注册
注册即送积分！ 获取更多积分的最佳方式是发帖、评论或者分享资料!本站绝大多数资料只是为了防爬虫象征性的加了积分。
本站进行了数据库迁移和系统升级，如果您发现已注册却密码不对，请先使用下方的找回密码，谢谢！
LATTICE的FPGA/CPLD引脚配置为LVDS时是2.5V的，即该引脚所在BANK供电电压必须要为2.5V。
好的，谢谢！我可以放心地画原理图了。