LATTICE FPGA的管脚作为LVDS管脚时，是否只能够使用BANK电压为2.5V？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主1

      LATTICE的FPGA/CPLD引脚配置为LVDS时是2.5V的，即该引脚所在BANK供电电压必须要为2.5V。

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面