*过时的*4.2i比特-“错误:设计规则:543 -块检查:无效的GT配置。GTyAurraa4IO标准CKLKORYA SEQYLLEN必须设置为4。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

*过时的*4.2i比特-“错误:设计规则:543 -块检查:无效的GT配置。GTyAurraa4IO标准CKLKORYA SEQYLLEN必须设置为4。

描述

关键词:GTYAurRaaL4,CKKY-CORYA SEQYLLN,BitGen

紧迫:热

一般描述:
NGDBug重写了“CKKL CORYA SEQJLLEN”属性,这导致以下BITGEN错误:

“错误:设计规则:543 -块检查:无效的GT配置。GT COMP XXXX是用IO标准奥罗拉Program的,CKLYCORYSeqLLEN必须设置为4。

这使得GTyAurraa4原语不可用。

解决方案

必须使用GTYCuffi4原语。用户负责设置奥罗拉标准的所有属性。

请登录后发表评论

    没有回复内容