CPLD -一个设计在一个推荐的工作温度范围内正常工作，而不是在另一个推荐的工作温度范围内。

描述

一般描述：

Xilinx CPLD在一个温度范围内正常工作，但在另一个温度范围内不能正常工作。在这两种情况下，器件都在推荐的工作温度内，如器件数据表中所述，并且它通过时序仿真。

解决方案

设计在较高温度下失败

如果设计失败在高温下，很可能是设计运行太快的器件。与所有基于CMOS的器件一样，器件越冷，逻辑越快传播。考虑使用高速模式下的所有宏单元，而不是低功耗模式（XC9500／XL/XV家庭），使用速度优化（而不是平衡或密度）实现设计，并向失败路径添加时序约束。

设计在较冷的温度下失败

如果设计在低温下失败，问题可能是异步路径。这通常是两个逻辑路径之间的“种族”条件，其中一个路径可能比另一个路径快，但不跨越温度范围。这可以通过添加一个寄存器来在足够的时间来获取数据来评估待评估的“RACE”来纠正。它也可以通过在低功率模式中放置一个路径来固定，这将减慢传播延迟。登记数据是解决这个问题的正确方法。