VelTEX II,速度文件- TrCE/TIOKIP(IOB寄存器设置/保持)报告在TrCE/时序分析器不匹配数据表(数据有效窗口)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VelTEX II,速度文件- TrCE/TIOKIP(IOB寄存器设置/保持)报告在TrCE/时序分析器不匹配数据表(数据有效窗口)

描述

一般描述:

当生成定时约束时,在TWR/TWX定时报告中,输入寄存器的设置/保持时间与数据表编号不匹配。

TrCE报告(TWX或TWR文件)显示IOB寄存器设置/保持窗口为200 ps(使用XV2V6000中的VIETEX II 1.94速文件),如下:

 Setup/Hold time report
安装/保存时间报告

这不符合TIOPIK/TiOKIP(PAD,无延迟)的数据表14页第9页所述:

HTTP://Spop.xILIX.COM/PARTIOF/DS031-3.PDF

ViTEX II – 5的数据表编号为:

Tiopik:0.96纳秒

TiOKIP:- 0.39纳秒

此外,TPSDCM不匹配。TrCE在TWX/TWR文件中报告如下:

 IOB setup time using DCM in timing report
定时报告中使用DCM的IOB设置时间

基于报告:

TPSDCM=1.175(数据路径)-(- 0.505)(时钟路径)=1.67纳秒。

没有TPHDCM报告。

在数据手册第25页,表31HTTP://Spop.xILIX.COM/PARIPIOF/DS031-3.PDF)报告的TPSDCM/TPHDCM为2V6000 – 5为:1.70 / 0.9纳秒。

解决方案

这是一个已经解决的已知问题——TrCE和时序分析器没有正确地报告这些数字。安装/保持时间的数据表编号是正确的。

这个问题固定在最新的4.2i服务包中,可在:

HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.2i服务包3。

请登录后发表评论

    没有回复内容