4.1i xST -“错误:xST文件名,v行α。解析错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i xST -“错误:xST文件名,v行α。解析错误

描述

关键字:解析、错误、verilog、终结模块、标识符

紧迫性:标准

一般描述:
在综合4.1i设计时,如果检测到Verilog设计在语法上是错误的,XST可能会返回一个“解析错误”。

这个问题已经被软件版本5.1i的发布所修正。

解决方案

当Verilog文件没有“终结模块”关闭文件时,可能发生此错误。这些工具通过源代码解析,然后移动到UNISIMICOMP.V文件;但是,当他们在到达UNISIMICOMP.V文件的“模块”关键字之前,没有看到“EntMeMeST”关键字时,工具将标记一个语法问题。

若要解决此错误,请查看Verilog源文件,并将关键字“EntMe模块”添加到具有打开的“模块”声明的任何Verilog文件中。

在指定常数时,Verilog规范允许您省略常数的宽度,这允许综合工具使用默认的32位宽度。

为了解决此问题,指定声明的常量的宽度。

请登录后发表评论

    没有回复内容