7.1i CPLDFIT -“错误:CPLD:1061 -设计包含15个独特的异步重置和预置,超过器件限制14。”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i CPLDFIT -“错误:CPLD:1061 -设计包含15个独特的异步重置和预置,超过器件限制14。”

描述

一般描述:

当我尝试实现一个设计时,一个类似于下面的错误消息出现:

“错误:CPLD -设计包含15个独特的异步复位和预置,超过器件限制14。”

解决方案

CoolRunner II:

CoolRunner II器件有16个产品术语重置/预置,加上1个控制项重置,加上1个控制项预置每个功能块。产品项与控制项之间的区别在于,控制项可以在多个宏单元(寄存器)之间共享,而产品术语可以不共享。此外,每个器件有1个全局设置/重置。γ

128宏单元CoolRunner II器件由8个功能块组成。这意味着最多可以有(8×18)+1=145个唯一异步复位/预置。

冷却流道XPLA3:

CurrRunsXPLA3器件每个功能块有六个控制项重置/预置。还有一个通用复位和一个通用预置信号。γ

64宏单元XPLA3器件由4个功能块组成。这意味着在设计中最多可以有(4×6)+2=26个唯一异步复位或预置。这些控制项中的一些由其他逻辑共享,例如本地产品术语时钟或输出使能,这可能进一步限制可用异步重置或预置的数目。

当设计包含一个寄存器组的异步加载操作时,会出现一个常见的问题。此异步负载导致1异步复位和1异步预置为每个寄存器。这可以快速消耗CPLD中的所有控制项。一个简单的解决方案是将异步负载更改为不需要任何异步复位或预置的同步负载。γ

XC9500/XL/XV:

XC9500/XL/XV CPLD系列在设计中对异步复位或预设的数量没有限制。

请登录后发表评论

    没有回复内容