4.1项目导航-大的设计需要很长的时间来打开或处理-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1项目导航-大的设计需要很长的时间来打开或处理

描述

关键词:项目导航器、解析、综合、XFLUE、HORD、大型、Verilog、VHDL、JHDPARSE、ISE

紧迫性:标准

一般描述:
当我打开一个大的设计(比如使用系统生成器创建的)时,ProjaveNavigor打开/挂起的速度很慢。HDL解析器(JHDPARSE)花了很长时间来确定大型设计的层次结构。

如果在解析过程中超过可用内存,则项目导航器崩溃。

解决方案

HDL解析需要很大的软件开销。为了解决这一问题,使用XFLUE或第三方综合工具综合ISE流程之外的设计。

有关XST与XST综合的说明,请参阅:

(赛灵思解答10579)“我如何允许XFLOW调用XST来综合HDL设计?”
-开发系统参考指南的第20章(“XFULL”):
HTTP://TooBox.xILIX.COM/DOSAN/XILIX4/DATA/DOCS/DEV/XFLUE.HTML

有关受支持的第三方综合流的信息,请参见:
HTTP://TooBox.xILIX.COM/DOSAN/XILIX4/DATA/DOCS/XUG/FUL5.HTML

然后可以使用ISE网表流来实现网表。

该问题已在5.1i软件中得到解决,解析时间显著提高。

请登录后发表评论

    没有回复内容