Platform Manager系列可以使用Verilog或VHDL作为文本输入方法来开发用户代码。
- PAC-Designer用于设置模拟功能，但Verilog或VHDL可用于描述序列和控制逻辑。
- 在PAC-Designer中使用Platform Manager还支持使用ispLEVER描述FPGA逻辑的输入流程。
PAC-Designer软件
。ispLEVER经典软件
搜索
热门帖子
Platform Manager系列可以使用Verilog或VHDL作为文本输入方法来开发用户代码。
PAC-Designer软件
。ispLEVER经典软件
没有回复内容