ViTEX II配置-配置期间初始化引脚变低

描述

当配置中的初始化引脚变低时，这意味着什么？

解决方案

如果init PIN变低，则发生了帧错误，这表明发送到FPGA的配置数据是不正确的。造成这种情况的常见原因有：

-损坏的数据（特别是在定制配置解决方案，如微处理器）

数据/CLK信号的信号完整性问题

供电问题

在配置期间，CRC检查嵌入到比特流中。如果CRC失败，则将init引脚拔出Low，指示帧错误，并且器件停止配置。一般来说，这意味着器件获得错误的比特或比特，或者比特流不正确。如果init PIN变低，则意味着该器件是同步的并且正在识别分组。

如果器件以串行模式配置，请参见（赛灵思解答8110）. 可以嵌入LUT写，以查看错误发生的地方，并且DIN数据应该与位文件相关，以检查是否一致。

如果不正确的数据发生在整个比特流的其他时间，则init PIN变低，因为显式CRC检查失败。然而，如果信号完整性错误发生在分组报头或其他命令期间，init可能不总是去Low。见（赛灵思解答8240）欲了解更多信息。

为了更精确地指出串行模式发生的问题，描述了“调试比特流”过程。（赛灵思解答4219）是有帮助的。