VIETEX II DCM是一个时序图,说明可变相移(DPS)可用?(PSEN、PSNDEC、PSCK和PSDN的定时参数)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIETEX II DCM是一个时序图,说明可变相移(DPS)可用?(PSEN、PSNDEC、PSCK和PSDN的定时参数)

描述

是一个时序图,说明可变相移可用吗?

PSCDEC、PSCK和PSDO是否具有PSCK可用的定时参数(设置/保持和时钟输出)?

解决方案

下面的时序图说明了可变相移:

DFS Variable Mode Timing Diagram
可变模式时序图

如上所示,所有可变相移控制和状态信号与PSCLK的上升沿同步。

PSNDEC、PSEN、PSCLK和PSDO的具体定时参数不可用。由于相对于PSCK的时序为100%同步,PSEN、PSNDEC和PSDONE必须由PSCLK(上升沿)来注册,以确保正确的功能。

PSEN必须在一个时钟周期内有效,否则不能保证相位偏移的单一增量/递减。

PSDON在相移完成时正好是一个时钟周期。完全相移所需的时间将有所不同. 因此,必须监测PSDO的相移状态。

在启用PSEN直到PSDOM被标记之前,DCM输出时钟将从原来的相移逐点滑动到递增的相移。增量/减量将由PSDON准备好。

注意:当PSEN在移相计数器达到最大值(255)后被触发时,PSDN在PSEN触发后的某一时间仍保持高电平(如上图所示)。然而,“相移溢流”PIN(状态(0))将很高,以标记此条件,并且不进行相位调整。

请看(赛灵思解答12378)有关(状态(0))PIN的更多信息。

请看(赛灵思解答10972)有关其他DCM状态引脚的更多信息。

请登录后发表评论

    没有回复内容