5.1i影响-为什么我的SIF/STAPL文件被截断?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i影响-为什么我的SIF/STAPL文件被截断?

描述

一般描述:

当我查看一个SVD或STAPL文件时,文件的末尾被截断。为什么会发生这种情况?

解决方案

这是由于文件仍处于打开状态时关闭影响引起的。

在创建一个SF文件时,请确保通过从菜单-输出-GT;使用文件-gt;sff & gt;关闭SVD文件来正确关闭进程。创建STAPL文件时应采取相同的步骤。

请登录后发表评论

    没有回复内容