5.1i时序分析器/TrCE(跟踪)-现在比先前版本(TSKCOF5)分析更多的定时项/路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i时序分析器/TrCE(跟踪)-现在比先前版本(TSKCOF5)分析更多的定时项/路径

描述

一般描述:

在使用4.1i Service PACK 3之前创建的设计中,较少的路径被分析。在4.1i Service PACK 3中创建了这些额外路径时发生了什么变化?我可以关掉它们吗?

解决方案

在4.1i Service PACK 3中启用了定时参数“TSKCIFO5”。此参数是从分布式RAM切片开始的同步点。它表示在同步写入之后呈现给分布式RAM的输出的数据。以前,只有通过分布式RAM的异步路径进行了分析。

若要禁用这些路径,只需使用常规TIG约束方法即可。

或者,可以使用以下UCF约束关闭“TSKCIFO5”延迟参数:

禁用=“TSKCOF5”

注意:这会关闭。全部的包含此延迟参数的路径。

请登录后发表评论

    没有回复内容