ViTEX-II DCI——当使用BitGen中的“RealZeDCI”选项时,我看到在我的分裂终止的I/O(HSTL、SSTL、GTL、LVDS)上有一个意外的DC偏移。xilinx_wiki7年前发布621该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAxilinx赛灵思
没有回复内容