ViTEX-II DCI——当使用BitGen中的“RealZeDCI”选项时,我看到在我的分裂终止的I/O(HSTL、SSTL、GTL、LVDS)上有一个意外的DC偏移。-Xilinx-AMD社区-FPGA CPLD-ChipDebug