4.2i CurrSunter II CPLDFIT – VREF引脚布局算法已更新-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i CurrSunter II CPLDFIT – VREF引脚布局算法已更新

描述

关键词:4.2i,CoolRunner II,VREF,PIN定位

紧迫性:标准

一般描述:
由于新的器件特性,VREF引脚放置算法已经被更新。

解决方案

此更新包含在最新的4.2i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.2i服务包1。

请登录后发表评论

    没有回复内容