LogICORL PCI- LogICOR在与DeVels]相同的周期中断定TrdyAy-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICORL PCI- LogICOR在与DeVels]相同的周期中断定TrdyAy

描述

一般描述:

在最好的情况下,LogICOR在断言DeVels>之后应该声明一个周期。然而,目前,LogICOR断定Trdy-Yi在与DeVels-y]相同的周期。为什么会出现这种情况,我能做些什么来修复它呢?

解决方案

如果应用程序准备好在事务开始时通过断言Sy-Read作为目标来传递数据,那么LogICOR将断言TrdyYy最早的一个周期是断言DeVeleSy.

如果TrdyYi在DEVESELα的同时声明,那么总线上的两个器件有可能声称相同的事务。

例如,如果总线上的另一个代理的基地址空间与Xilinx核的基地址空间重叠,而另一个代理具有比Xilinx核更快的解码速度,则另一个代理可以断言TryyTyx,同时Xilinx核心断言DeVeleS*。

检查总线上其他器件的基地址范围,以查看是否与Xilinx核发生重叠。如果发生这种情况,则存在一些类型的配置错误,因为两个不同的条的地址空间不应该重叠。

请登录后发表评论

    没有回复内容