错误：HDLPARSIES：3312。VHD线XX。未定义的符号“StdLogLogic向量”。错误：HDL分析器：3313。VHD线XX。未定义的符号“xxx”。它可以是“YYY”吗？

描述

一般描述：

当我用XST综合VHDL设计时，VHDL解析器报告下列错误之一：

“错误：HDL分析器：3312和lt；文件& gt；vHD线XX。未定义的符号“StdLogLogic向量”。

“错误：HDL分析器：3313和lt；文件& gt；vHD线XX。未定义的符号“xxx”。它可以是“YYY”吗？

可能会出现其他XST VHDL错误。

解决方案

如果正在访问的符号或类型未在VHDL源文件中声明，并且如果IEEE库的1164个包未被列出如下，则会发生此错误：

使用IEEE.STDYLogiCy1164.ALL；

如果未声明用户符号、类型或组件实例化，则此消息也会发生。如果实例在名称上与已声明的实例相似，则XST将在报告错误3313时建议实例。

如果未知组件是Xilinx原语，则引用UNISIM原始库，以避免必须声明组件。在VHDL文件的开头，使用下面的库声明和使用语句：

库UNISIM；

使用UNISIM.VCISOTALS；

您将收到HDLPARSIES：如果在包中声明了别名，并且在实体/体系结构中使用别名，则会出现3313错误。

这个问题固定在最新的5.2i服务包中，可在：

HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
包含修复的第一服务包是5.2i服务包1。