描述
关键词:XST,Verilog,930,LVAL,NET,赋值
紧迫性:标准
一般描述:
当编译Verilog源文件时,XST会出现以下错误:
“错误:xST:930 & lt;文件& gt。v线XX。LVAL & LT;信号& GT;不能是一个网。
解决方案
此错误发生在信号已声明为净数据类型而不是寄存器数据类型时。
在程序赋值语句中赋值时,使用寄存器数据类型(通常为“Reg”)将信息从一个赋值存储到下一个赋值。
关键词:XST,Verilog,930,LVAL,NET,赋值
紧迫性:标准
一般描述:
当编译Verilog源文件时,XST会出现以下错误:
“错误:xST:930 & lt;文件& gt。v线XX。LVAL & LT;信号& GT;不能是一个网。
此错误发生在信号已声明为净数据类型而不是寄存器数据类型时。
在程序赋值语句中赋值时,使用寄存器数据类型(通常为“Reg”)将信息从一个赋值存储到下一个赋值。
没有回复内容