6.2用于VRTEX-II Pro部件的DSP-交织器在MAP中失败的系统生成器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

6.2用于VRTEX-II Pro部件的DSP-交织器在MAP中失败的系统生成器

描述

我使用DSP的系统生成器来创建一个包含交织器核心的设计,而我的目标是ViTEX II PRO部分。当我运行实现工具时,MAP失败的错误与以下类似:

“错误:包装-没有法律位置被发现的RPM”

FcRydRy747 8S7/ROW1/FG1/FC1/MANDS/DISRR1/ROW1。RoC值不

对应于给定器件的有效站点。RLoC值为

由于RPM1Lattice=Lattice的存在而解释不同

在FDE符号“BU708”(输出信号=N58D)上发现约束。这个RPM可以

包括依赖于特定器件的部分。验证是否

RLoc值适用于该器件。

解决方案

这个错误是因为RoCs超出了器件的极限。

可以通过关闭交织器核心的RROCs来解决这个问题。若要关闭RRACS,请打开交织器/去交织器块参数,取消选中“用于核心的使用位置信息”复选框。

请看(赛灵思解答30174)对于LogICOR交织器/解交织器版本说明和已知问题的详细列表。

请登录后发表评论

    没有回复内容