描述
当我综合Verilog设计时,出现以下错误:
“错误:XST:871 & lt;文件& g.v,线XX:输入信号和信号的无效使用。
解决方案
当被声明为模块输入的信号在该模块内赋值时,可能发生此错误。
检查您的代码以确定此端口是否应该声明为IOUT,或者是否应该不对该端口进行赋值。如果这个信号连接到子模块,考虑它连接的端口的类型和低级别功能。
另一个原因可以是向输入端口应用上拉。
使用下面的方法,可以在不产生上述错误的情况下添加上拉:
1。创建一个连接输入到上拉的导线。
2。必须使用“保持”,以便XST不删除它。
例子:
输入Myl输入;
线温;
赋值TEMP= MyOrthPin;//综合属性保持临时性;
上拉U1(O(TEMP));
如果在一个示意性设计上将一个上拉、下拉或保持器组件连接到一个输入信号上,则可能发生这种错误。ISE 81I示意编辑器没有正确地写出这些组件的Verilog网表。
通过以下方法中的任何一种方法,可以应用上拉/下拉/保持器约束来避免错误:
-使用约束编辑器GUI将所有上拉/下拉/保持器电阻器放置在适当的信号上。
通过使用文本编辑器将适当的网络上的上拉/下拉约束放置到UCF文件中。约束将被输入如下:
NET“& Net NealNo.gt;”拉普;
NET“& Net No.Net & Gt”下拉;
“网”&网名:“守门员”;
其中,NETLNEX & GT是输入/ 3态输出信号的名称。
-在下列步骤中,在示意编辑器输入工具上将拉出/下拉/保持器约束放在信号端口上:
1。选择并突出显示您希望分配上拉/下拉/保持电阻的适当网络。当您选择它时,右键单击鼠标并选择“对象属性”。
2。从GUI边的选项中选择“新建”。
三。在属性名称下,输入要分配的电阻类型:上拉或下拉或保持器。
4。在属性值下,输入true /false:true =将电阻类型应用到Net;false =不将电阻类型应用到Net。
5。一旦你完成了信号的设置和输入,选择“OK”,然后“Apple”。这将把上拉/下拉/保持器电阻器应用到指定的信号名称。
没有回复内容