5.1i核心生成器- XILIXXCORILB编译失败时使用Cadence NC VHDL（“…非本地静态或空范围选择必须是唯一的选择……”）。

描述

一般描述：

当我用Cadence NCVHDL从软件版本4.2i或5.1i编译XILIXXCORIEB模型时，报告以下错误：

“NCVHDL（Cadence 3.11）VHDL编译错误

NCVHDLP:*E，AGNLSC（/产品/XRQAA/合并/ EAIP2.5/VHDL/SRC/ XilinxCoreLib / DauFrIyV70.0，VHD，942×33）：非局部静态或零范围选择必须是唯一的选择[7.3.2.2]。

“NCVHDL -工作XILIXCORILB/产品/ XIQSA/合并/ EAIP2.13/VHDL/SRC/XILIXXCORILB/DITERYV4V1.VHD

信号LFSRA:STDYLogLogic向量（LFSRalEnth-1下降到0）：=（‘1’，其他＝&‘0’’；

γ

“NCVHDLP:*E，AGNLSC（/产品/XRQAA/合并/ EIIP2.13/VHDL/SRC/ XilinxCoreLib /dithyv4V1.VHD，33×72）：非局部静态或零范围选择必须是唯一的选择[7.3.2.2]。

信号LFSRB: STdLogLogic向量（LFSRBLeNTH-1降到0）：=（‘1’，其他＝&‘0’’；

γ

“NCVHDLP:*E，AGNLSC（/产品/XRQAA/合并/ EIIP2.13/VHDL/SRC/ XilinxCoreLib /dithyv4V1.VHD，34×72）：非局部静态或零范围选择必须是唯一的选择[7.3.2.2]。

信号LFSRC:STdLogLogic向量（LFSRClGNTH-1下降到0）：=（‘1’，其他＝&‘0’’；

γ

“NCVHDLP:*E，AGNLSC（/产品/XRQAA/合并/ EIIP2.13/VHDL/SRC/ XilinxCoreLib /dithyv4V1.VHD，35×72）：非局部静态或零范围选择必须是唯一的选择[7.3.2.2]。

信号LFSRD：STDYLogLogic向量（LFSRDGRONTHES-1下降到0）：=（‘1’，其他＝&‘0’）；

这些错误发生在：

温差V4Y1.VHD

DaulFiRelV70.0.VHD

SuniSosiv4Y1.VHD（可能由于divuv4v1.vHD未被正确编译而失败）

MaqFiLu1V1Y0.VHD

C.Effyv41.VHD

Cd DDSv4V1.1.VHD

科迪克V1Y0.VHD

解决方案

上面的错误没有被MTI编译器或其他自由编译器所报告。

如果您使用的是Cadence NCVHDL，如果使用“-Relax”选项进行编译，则可以避免这些错误。

例如：

NCVHDL -放松工作XilinxCordilb $xilinx/VHDL/SRC/XilinxCoreLib / *