*过时的*4.2i影响-18V00 -“Program失败”在并发模式下设置的器件链上的程序/验证操作期间报告-Xilinx-AMD社区-FPGA CPLD-ChipDebug

*过时的*4.2i影响-18V00 -“Program失败”在并发模式下设置的器件链上的程序/验证操作期间报告

描述

关键字:验证、边界扫描、链、JTAG、PROM、18V00、并发、顺序、程序、失败

紧迫性:标准

一般描述:
当一个包含18V00 PROM的链被Program并使用JTAG“并发Program”方法验证时,软件报告:

“错误-Program失败”

尽管验证失败,这些器件实际上还是起作用的。如果器件一次Program一次,则不会产生验证错误。

解决方案

如果在碰撞中使用“并发”模式,则会发生此错误。验证操作应执行为“顺序”操作。

若要对顺序模式设置影响,请转到“编辑-gt”选项,然后选中“并发模式”框。

请登录后发表评论

    没有回复内容