4.1IXST -“警告:XST:1067V线XX。港口规模与港口不匹配-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1IXST -“警告:XST:1067V线XX。港口规模与港口不匹配

描述

关键词:XST,1067,端口,大小,Verilog,实例化,模块

紧迫性:标准

一般描述:
当我在XST中综合Verilog设计时,在解析过程中会出现以下警告:

“警告:XST:1067 & lt;文件& G.V线XX。港口规模与港口不匹配。

解决方案

XST已确定连接到子模块端口的总线大小与该子模块中声明的端口大小不匹配。n的值将指出哪个端口有差异。

确认连接到子模块的信号的大小与该子模块内的声明匹配,以确保层次结构的正确组装。

请登录后发表评论

    没有回复内容