描述
关键词:综合、综合
紧迫性:标准
一般描述:
当我用XST综合一个设计时,会发生以下警告:
警告:XST:653 -信号lt;Myysig & gt;使用但从未分配。与价值0挂钩。
这意味着什么?
解决方案
一
这个警告中提到的信号有一个负载,但不是源。这个信号和所有适当的跟随逻辑将被删除。
为了避免这种警告,请检查您的代码以确保所有必要的信号连接。
二
XST支持从61I开始的混合语言流。如果您有一个VHDL端口,它有扩展的标识符,连接到您的较低级别Verilog模块,XST发出上面的警告消息,并且不连接端口。这只是混合语言流中的一个问题。有关混合语言流问题的更多信息,请参阅(赛灵思解答16241).
没有回复内容