4.1i xST -“错误:xST:945文件.v行XX。输入端口’PosiLoNeN’不能重新定义为Reg-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i xST -“错误:xST:945文件.v行XX。输入端口’PosiLoNeN’不能重新定义为Reg

描述

关键字:Verilog、数据、类型、Reg、整数、时间

紧迫性:标准

一般描述:
如果一个输入端口被声明为“Reg”、“整数”或“Time’”数据类型(所有这些都被认为是“Reg”数据类型),XST报告如下错误:

“错误:xST:945文件.v行XX。输入端口’PosiLoNeN’不能重新定义为RG。

解决方案

Verilog只支持用于综合的数据类型“W线”和“TIL”。若要避免此错误,请转到错误消息中列出的行号,并将端口声明为“WORD”或“TIL”。完全删除声明将导致数据类型默认为“引线”。

请登录后发表评论

    没有回复内容