7.1i XST——如何在XST中通过HDL传递步进属性?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i XST——如何在XST中通过HDL传递步进属性?

描述

如何通过可访问增强乘法器速度的步进属性?

解决方案

VHDL示例:

实体乘法是

端口(LT;PurtListLand);

属性步进:字符串;

乘法的属性步进:实体是“1”;

端乘

Verilog示例:

模块乘法(和,PoLTILIST & GT);//综合属性步进乘法为1乘

终端模块

有关步进属性的更多信息,请参见(赛灵思解答14339).

请登录后发表评论

    没有回复内容